1. Jurnal [Kembali]
Module D'Lorenzo, Jumper, dan Switch
3. Video Pratikum [Kembali]
4. Analisa [Kembali]
1. Analisa output yang dihasilkan tiap-tiap kondisi
Jawab:
Pada percobaan 1 terdapat 4 kondisi shift register dengan output :
- Serial In Serial Out (SISO)
Data input yang pertama akan terbaca pada clock ke 5 dimana data tersebut yang keluar pertama adalah LSB. Data akan keluar satu per satu hingga data sepenuhnya keluar pada clock ke 8.
- Serial In Paralel Out (SIPO)
Data input LSB yang pertama akan keluar pada output pada clock ke 2 dan data akan keluar keseluruhan pada clock ke 5.
- Paralel In Serial Out (PISO)
Pada kondisi ini data pertama akan keluar pada clock yang ke 1 dan sepenuhnya data tersebut keluar pada clock ke 5
- Paralel In Paralel Out (PIPO)
Dikarenakan pada kondisi seluruh data akan diinput serentak dan output akan mengeluarkan data serentak, maka output akan mengeluarkan data keseluruhan pada clock ke 1.
2. Jika gerbang AND pada rangkaian dihapus, sumber clcok dihubungkan langsung ke flip flop, bandingkan output yang didapat
Jawab :
Apabila rangkaian tidak dihubungkan dengan gerbang AND maka hasil output yang didapat akan sama dengan output yang dihubungkan dengan gerbang AND.
No comments:
Post a Comment